ab98c0b975
wiki-update(hardware): Preis-Anker + DDR4/DDR5-Inversions-Analyse in gaming-hardwarekrise-ai-speicher, Nachtrag Leo 2 (ServeTheHome) + Preisachse in ai-infrastruktur-custom-silicon, neue Institutions-Seite astera-labs
4.8 KiB
| created | updated | sources | tags | ||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 2026-09-20 | 2026-09-20 |
|
|
Astera Labs
Astera Labs ist ein US-Halbleiteranbieter für Connectivity-Silizium in Rechenzentren: CXL-Smart-Memory-Controller (Leo), PCIe-Switches (Scorpio) und Fabric-Lösungen. Das Unternehmen wird in dieser Akte relevant, weil es die Hardware liefert, die das Weiterverwenden älterer DRAM-Generationen überhaupt wirtschaftlich macht — das Silizium-Gegenstück zur Speicherpreis-Krise.
Leo 2 (2026): DDR4 und DDR5 unter einem Controller
Zweite Generation der Leo-Smart-Memory-Controller, angekündigt 09/2026. Angaben aus dem ServeTheHome-Bericht (abgerufen 20.09.2026):
| Merkmal | Leo 2 E-/P-series | Leo X-series |
|---|---|---|
| Rolle | CPU-attached Expander (CXL) | fabric-attached Memory-Node |
| Standard | PCIe Gen6 / CXL 3.2 | Fabric über Scorpio-PCIe-Switches |
| Speicherkanäle | 4 (vorher 2) | vier DIMM-Slots demonstriert |
| Qualifizierte Kapazität | 768 GB DDR4 bzw. 4 TB DDR5 | DDR4 und DDR5 |
| DDR4-Bestückung | bis 3DPC → 12 DIMMs pro Expander | DDR4 oder DDR5 |
| Hauptfall | Kapazitätserweiterung, KV-Caching | KV-Caching nahe den Beschleunigern |
RAS als Kern der Produktgeschichte: Altspeicher aus stillgelegten Servern ist „at least half a decade old", DRAM degradiert. Leo 2 bringt eine Hardware-Test-Engine (mehrere Muster je DIMM) und Soft-ECC zusätzlich zur Hardware-ECC; Ziel ist, ein fehlerhaftes DIMM zu korrigieren statt es sofort zu ziehen. Laut Anbieter verbessert Leo X in eigenen Tests Time-to-First-Token um bis zu 62 % und den Gesamt-Token-Durchsatz um 22 % (Anbieterangabe, keine unabhängige Messung).
Keine Preise. Der Bericht nennt keine Preise, ASPs oder Systemkosten; Vertrieb über OEM- und Hyperscaler-Design-Wins. Leo 2 / Leo X konkurrieren damit in einem Markt, den Marvell mit Structera (CXL-DDR4-3DPC) eröffnet hat — laut ServeTheHome „popular … for hyper-scalers who are using CXL to lower the impact of DDR5 supply constraints" (Hintergrund).
Warum das im Wiki steht
Der Wertbeitrag ist TCO, nicht Durchsatz: Neues DDR5 ist teuer und knapp, während ausgemusterte DDR4-Module billig sind — „DDR4 (and even pre-MRDIMM DDR5) coming off of a retired server is cheap". Damit monetarisiert ein CXL-Controller den Zweitmarkt, nicht billigen neuen DRAM. Das passt exakt zur Preisachse: pro Die ist DDR4 inzwischen teurer als DDR5 (+690 %/+860 % Jahr/Jahr gegen +480 %), also trägt die Weiterverwendungs-These nur über Gebrauchtmodule.
Verbindung zu anderen Wiki-Seiten
- ../concepts/hardware/ai-infrastruktur-custom-silicon.md — Silizium-Bericht des AI Infrastructure Summit (u. a. Leo 2)
- ../concepts/hardware/gaming-hardwarekrise-ai-speicher.md — Preis-Anker 20.09.2026 und die DDR4/DDR5-Inversion
- ../concepts/hardware/china-local-ai-box.md — Speicherbandbreite als Maßstab lokaler KI-Boxen (Gegenachse)
- ../institutions/nvidia.md — Beschleuniger, NVLink, Context-Memory-Ansätze (Wettbewerbsseite)
- ../concepts/llm/deepseek-v4.1-flash.md — warum Speicherbandbreite die Inferenzgrenze setzt
- Compute Express Link (Wikipedia) — Standardhintergrund
Quellen
- ServeTheHome: Astera Labs Releases Leo 2 CXL Memory Controllers and Leo X Controller — abgerufen 20.09.2026
- ServeTheHome: Marvell Structera · Hyperscaler nutzen CXL gegen DDR5-Knappheit
- Astera Labs (Unternehmensseite, für diesen Eintrag nicht ausgewertet)
- Rohquelle Preis-Snapshot und Leo-2-Angaben
- Rohquelle TechTechPotato (Kapitel „09:26 Astera Labs Leo 2")
⚠️ Alle Leo-2-/Leo-X-Angaben sind Anbieterangaben im Rahmen eines Fachartikels. Preise liegen nicht vor.